

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001111000 A

(43) Date of publication of application: 20.04.01

(51) Int. CI

H01L 27/105

H01L 21/316

H01L 21/318

H01L 27/04

H01L 21/822

H01L 27/108

H01L 21/8242

H01L 29/43

(21) Application number: 2000242995

(71) Applicant: **SAMSUNG ELECTRONICS CO**

LTD

(22) Date of filing: 10.08.00

(30) Priority:

14.08.99 KR 1999 9933520

(72) Inventor:

KIN EIKAN воки коѕни

PARK YOUNG-WOOK

LEE SANG-IN

CHANG YOON-HEE

RI SHOKO CHOI SUNG-JE

LEE SEUNG-HWAN LIM JAE-SOON LEE JOO-WON


(54) SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor element and a manufacturing method thereof.

SOLUTION: A semiconductor element and manufacturing method thereof comprise a first electrode made of a silicon material, a stabilizing film which hydrophilizes a surface of the first electrode and readily forms a dielectric film, the dielectric film formed by supplying reactants in order, and a second electrode which is formed on the dielectric film and is larger in work function than the first electrode made of the silicon material.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-111000 (P2001-111000A)


(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl. ⁷	識別記号 FI		テーマコート*(参考)	
H01L 27/105		H01L 21/316	X	
21/316		21/318	M	
21/318		27/10	444A	
27/04		27/04	С	
21/822		27/10	4 4 4 B	
	審查請求	未請求 請求項の数42	OL (全 11 頁) 最終 頁に続く	
(21)出願番号	特願2000-242995(P2000-242995)	(71)出顧人 3900198	39	
		三星電子	株式会社	
(22)出顧日	平成12年8月10日(2000.8.10)	大韓民国	京畿道水原市八達区梅攤洞416	
		(72)発明者 金 榮	寬	
(31)優先権主張番号	99P33520	大韓民国京畿道抱川郡抱川邑新邑里39-11		
(32)優先日	平成11年8月14日(1999.8.14)	番地		
(33)優先権主張国	韓国 (KR)	(72)発明者 朴 興	秀	
		大韓民国	『ソウル特別市松坡区芳▲い▼洞	
		オリンヒ	ピ ックアパート319棟1601号	
		(74)代理人 1000723	49	
		弁理士	八田 幹雄 (外4名)	
			最終頁に続く	

(54) 【発明の名称】 半導体素子及びその製造方法

(57)【要約】

【課題】 半導体素子及びその製造方法を提供する。 【解決手段】 シリコン系物質で構成された第1電極 と、前記第1電極の表面を親水性化させて誘電体膜の形 成を容易にする安定化膜と、反応物を順次供給して形成 された前記誘電体膜と、前記誘電体膜上に形成された、 前記シリコン系物質で構成された第1電極より仕事関数 が大きい第2電極とを含んで成ることを特徴とする半導 体素子およびその製造方法。



【特許請求の範囲】

【請求項1】 シリコン系物質で構成された第1電極 と、前記第1電極上に反応物を順次供給して形成された 誘電体膜と、前記誘電体膜上に形成された、前記シリコ ン系物質で構成された第1電極より仕事関数が大きい第 2電極とを含んで成ることを特徴とする半導体素子。

【請求項2】 前記誘電体膜はアルミニウム酸化物、ア ルミニウム水酸化物、Ta2O5、BST、SrTi O₃, P_bT_iO₃, P_ZT₁, P_LZT₁, Y₂O₃, C_eO 2, N b 2 O 5, T i O 2, Z r O 2, H f O 2, S i O 2, SiNおよびSi3N4からなる群より選択される1また は2以上より成ることを特徴とする請求項1に記載の半 導体素子。

【請求項3】 前記第2電極は金属膜、高融点金属膜お よび導電性酸化膜からなる群より選択される1もしくは 2以上より成るか、または前記シリコン系物質より仕事 関数が大きい物質膜と不純物がドーピングされたポリシ リコン膜とが順次形成された二重膜であることを特徴と する請求項1または2に記載の半導体素子。

【請求項4】 前記金属膜はAl、Ni、Co、Cu、 Mo、Rh、Pd、Sn、Au、Pt、RuおよびIr からなる群より選択されて成り、前記高融点金属膜はT i, TiN, TiAlN, TaN, TiSiN, WN, WBN、CoSiおよびWからなる群より選択されて成 り、前記導電性酸化膜はRuO2、RhO2およびIrO 2からなる群より選択されて成ることを特徴とする請求 項3に記載の半導体素子。

【請求項5】 前記第1電極上に前記第1電極の表面を 親水性化させて前記誘電体膜の形成を容易にする安定化 膜が形成されてなることを特徴とする請求項1~4のい 30 ずれか1項に記載の半導体素子。

【請求項6】 前記安定化膜はシリコン酸化膜、シリコ ン窒化膜又はこれらの複合膜であることを特徴とする請 求項5に記載の半導体素子。

【請求項7】 前記誘電体膜は原子層蒸着法により形成 された膜であることを特徴とする請求項1~6のいずれ か1項に記載の半導体素子。

【請求項8】 前記原子層蒸着法はチャンバーに反応ガ スとパージングガスとを順次供給する方法であることを 特徴とする請求項7に記載の半導体素子。

【請求項9】 シリコン系物質で構成されたキャパシタ の下部電極と、前記下部電極上に反応物を順次供給して 形成された誘電体膜と、前記誘電体膜上に形成された、 前記シリコン系物質で構成された下部電極より仕事関数 が大きいキャパシタの上部電極とを含んで成ることを特 徴とする半導体素子。

【請求項10】 前記上部電極は金属膜、高融点金属膜 および導電性酸化膜からなる群より選択される1もしく は2以上より成るか、またはシリコン系物質より仕事関 数が大きい物質膜と不純物がドーピングされたポリシリ 50 O2、SiNおよびSi3N4からなる群より選択される

コン膜とが順次形成された二重膜であることを特徴とす る請求項9に記載の半導体素子。

【請求項11】 前記下部電極上に前記下部電極の表面 を親水性化させて前記誘電体膜の形成を容易にする安定 化膜が形成されてなることを特徴とする請求項9または 10に記載の半導体素子。

【請求項12】 前記安定化膜はシリコン酸化膜、シリ コン窒化膜又はこれらの複合膜であることを特徴とする 請求項11に記載の半導体素子。

【請求項13】 前記誘電体膜は原子層蒸着法により形 成された膜であることを特徴とする請求項9~12のい ずれか1項に記載の半導体素子。

【請求項14】 前記原子層蒸着法はチャンバーに反応 ガスとパージングガスとを順次供給する方法であること を特徴とする請求項13に記載の半導体素子。

【請求項15】 シリコン基板と、前記シリコン基板上 に反応物を順次供給して形成されたゲート絶縁膜と、前 記ゲート絶縁膜上に形成された前記シリコン基板より仕 事関数が大きいゲート電極とを含んで成ることを特徴と 20 する半導体素子。

【請求項16】 前記ゲート電極は金属膜、高融点金属 膜および導電性酸化膜からなる群より選択される1もし くは2以上より成るか、またはシリコン系物質より仕事 関数が大きい物質膜と不純物がドーピングされたポリシ リコン膜とが順次形成された二重膜であることを特徴と する請求項15に記載の半導体素子。

【請求項17】 前記シリコン基板上に前記シリコン基 板の表面を親水性化させて前記ゲート絶縁膜の形成を容 易にする安定化膜が形成されてなることを特徴とする請 求項15または16に記載の半導体素子。

【請求項18】 前記安定化膜はシリコン酸化膜、シリ コン窒化膜又はこれらの複合膜であることを特徴とする 請求項17に記載の半導体素子。

【請求項19】 前記ゲート絶縁膜は原子層蒸着法によ り形成された膜であることを特徴とする請求項15~1 8のいずれか1項に記載の半導体素子。

【請求項20】 前記原子層蒸着法はチャンバーに反応 ガスとパージングガスとを順次供給する方法であること を特徴とする請求項19に記載の半導体素子。

【請求項21】 半導体基板上にシリコン系物質で構成 された第1電極を形成する段階と、前記第1電極上に、 反応物を順次供給して誘電体膜を形成する段階と、前記 誘電体膜上に、前記シリコン系物質で構成された第1電 極より仕事関数が大きい第2電極を形成する段階とを含 む半導体素子の製造方法。

【請求項22】 前記誘電体膜はアルミニウム酸化物、 アルミニウム水酸化物、Ta2O5、BST、SrTiO 3、PbTiO3、PZT、PLZT、Y2O3、Ce O2, Nb2O5, TiO2, ZrO2, HfO2, Si

-2-

10

(3)

1または2以上より成ることを特徴とする請求項21に 記載の半導体素子の製造方法。

【請求項23】 前記第2電極は金属膜、高融点金属膜 および導電性酸化膜からなる群より選択される1もしく は2以上より成るか、またはシリコン系物質より仕事関 数が大きい物質膜と不純物がドーピングされたポリシリ コン膜とが順次形成された二重膜であることを特徴とす る請求項21または22に記載の半導体素子の製造方

【請求項24】 前記金属膜はAl、Ni、Co、C u、Mo、Rh、Pd、Sn、Au、Pt、Ruおよび Irからなる群より選択されて成り、前記高融点金属膜 はTi、TiN、TiAIN、TaN、TiSiN、W N、WBN、CoSiおよびWからなる群より選択され て成り、前記導電性酸化膜はRuO2、RhO2およびI rO2からなる群より選択されて成ることを特徴とする 請求項23に記載の半導体素子の製造方法。

【請求項25】 前記第1電極を形成する段階後、前記 第1電極上に前記誘電体膜の形成を容易にする安定化膜 をさらに形成することを特徴とする請求項21~24の 20 いずれか1項に記載の半導体素子の製造方法。

【請求項26】 前記安定化膜はシリコン酸化膜、シリ コン窒化膜又はこれらの複合膜であることを特徴とする 請求項25に記載の半導体素子の製造方法。

【請求項27】 前記誘電体膜は原子層蒸着法により形 成することを特徴とする請求項21から26のいずれか 1項に記載の半導体素子の製造方法。

【請求項28】 前記原子層蒸着法はチャンバーに反応 ガスとパージングガスとを順次供給する方法であること を特徴とする請求項27に記載の半導体素子の製造方

【請求項29】 前記誘電体膜を形成する段階後、後熱 処理をすることを特徴とする請求項21~28のいずれ か1項に記載の半導体素子の製造方法。

【請求項30】 半導体基板上に、シリコン系物質で構 成されたキャパシタの下部電極を形成する段階と、前記 下部電極上に、反応物を順次供給して誘電体膜を形成す る段階と、前記誘電体膜上に、シリコン系物質で構成さ れた下部電極より仕事関数が大きいキャパシタの上部電 極を形成する段階とを含んで成ることを特徴とする半導 40 体素子の製造方法。

【請求項31】 前記上部電極は金属膜、高融点金属膜 および導電性酸化膜からなる群より選択される1もしく は2以上であるか、またはシリコン系物質より仕事関数 が大きい物質膜と不純物がドーピングされたポリシリコ ン膜とが順次形成された二重膜であることを特徴とする 請求項30に記載の半導体素子の製造方法。

【請求項32】 前記下部電極を形成する段階後、前記 下部電極上に前記下部電極表面を親水性化させて前記誘 電体膜の形成を容易にする安定化膜を形成することを特 50 えば、下部電極の役割を果たすシリコン基板上に誘電体

徴とする請求項30または31に記載の半導体素子の製 造方法。

【請求項33】 前記安定化膜はシリコン酸化膜、シリ コン窒化膜又はこれらの複合膜であることを特徴とする 請求項32に記載の半導体素子の製造方法。

【請求項34】 前記誘電体膜は原子層蒸着法により形 成することを特徴とする請求項30~33のいずれか1 項に記載の半導体素子の製造方法。

【請求項35】 前記原子層蒸着法はチャンバーに反応 10 ガスとパージングガスとを順次供給する方法であること を特徴とする請求項34に記載の半導体素子の製造方

【請求項36】 前記誘電体膜を形成する段階後、後熱 処理をすることを特徴とする請求項30~35のいずれ か1項に記載の半導体素子の製造方法。

【請求項37】 シリコン基板上に、反応物を順次供給 してゲート絶縁膜を形成する段階と、前記ゲート絶縁膜 上に、前記シリコン基板より仕事関数が大きいゲート電 極を形成する段階とを含むことを特徴とする半導体素子 の製造方法。

【請求項38】 前記ゲート電極は金属膜、高融点金属 膜および導電性酸化膜からなる群より選択される1もし くは2以上であるか、またはシリコン系物質より仕事関 数が大きい物質膜と不純物がドーピングされたポリシリ コン膜とが順次形成された二重膜であることを特徴とす る請求項37に記載の半導体素子の製造方法。

【請求項39】 前記ゲート絶縁膜を形成する前に、前 記シリコン基板を親水性化させて前記ゲート絶縁膜の形 成を容易にする安定化膜を形成することを特徴とする請 30 求項37または38に記載の半導体素子の製造方法。

【請求項40】 前記安定化膜はシリコン酸化膜、シリ コン窒化膜又はこれらの複合膜であることを特徴とする 請求項39に記載の半導体素子の製造方法。

【請求項41】 前記ゲート絶縁膜は原子層蒸着法によ り形成することを特徴とする請求項37~40のいずれ か1項に記載の半導体素子の製造方法。

【請求項42】 前記ゲート絶縁膜を形成する段階後、 後熱処理をすることを特徴とする請求項37~41のい ずれか1項に記載の半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子及びその 製造方法に係り、より詳しくはシリコン系物質を下部電 極として採用する時、高誘電体膜(誘電率が高い誘電体 膜)の絶縁特性を向上させ得る半導体素子及びその製造 方法に関する。

[0002]

【従来の技術】一般に、半導体素子は下部電極と上部電 極との間に誘電体膜が形成される構造を含んでいる。例

-3-

膜(ゲート絶縁膜)及び上部電極の役割を果たすゲート 電極が順次形成されたトランジスタの構造が挙げられ る。又、下部電極上に誘電体膜及び上部電極が順次に形 成されたキャパシタの構造が挙げられる。

【0003】ところで、前記上部電極と下部電極との間 に存在する誘電体膜の絶縁特性は非常に重要である。例 えば、トランジスタの耐圧特性は誘電体膜の絶縁特性に 左右される。キャパシタでは誘電体膜の絶縁特性により キャパシタンス値の差が発生する。

【0004】特に、キャパシタ構造においては誘電体膜 10 の表面積が広くて誘電体膜の誘電率が高いほどキャパシ タンス値が高くなる。従って、三次元構造を具現化しや すいポリシリコン膜を下部電極にする方法や、誘電率が 高いタンタル酸化膜(Ta2O5)やBST膜(BaSr TiO3)を誘電体膜として採用する方法が用いられて いる。しかし、タンタル酸化膜 (Ta2O5) やBST膜 (BaSrTiO3)といった高誘電体膜を採用する場 合には、安定したキャパシタを得るために後工程を追加 する必要があるため工程が複雑になる。また、ポリシリ コンを電極として使用し、タンタル酸化膜を誘電体膜と して使用すると、ポリシリコン電極と誘電体膜との界面 にシリコン酸化膜が形成されキャパシタンスが低下する 問題があり、ポリシリコンを電極として使用し、BST 膜を誘電体膜として使用すると、漏れ電流が大きい問題 があり、これらの問題に対応するためには電極の物質を 変えなければならなかった。

【0005】そこで、従来のものに比べてより優れた絶 縁特性を有する半導体素子が求められていた。例えば、 キャパシタ構造においてポリシリコン膜などのシリコン 系物質を下部電極として使用する場合に、これまで以上 30 に高誘電体膜の絶縁特性を向上させる半導体素子が求め られていた。

[0006]

【発明が解決しようとする課題】本発明の目的はシリコ ン系物質を下部電極として採用する時、高誘電体膜の絶 縁特性を向上させ得る半導体素子を提供することにあ

【0007】又、本発明の他の目的は好適な前記半導体 素子の製造方法を提供することにある。

[0008]

【課題を解決するための手段】前記目的を達成するため に、本発明の半導体素子はシリコン系物質で構成された 第1電極と、前記第1電極上に反応物を順次供給して形 成された誘電体膜と、前記誘電体膜上に形成された、前 記シリコン系物質で構成された第1電極より仕事関数が 大きい第2電極とを含む。上部電極を前記下部電極より 仕事関数が大きい物質膜で構成することにより、誘電体 膜の絶縁特性を向上させられ、キャパシタ構造ではキャ パシタンス値を高められる。

【0009】前記誘電体膜はアルミニウム酸化物、アル 50 WBN、CoSiおよびWからなる群より選択されて成

ミニウム水酸化物、Ta2O5、BST、SrTiO3、 PbTiO3、PZT、PLZT、Y2O3、CeO2、N b2O5, TiO2, ZrO2, HfO2, SiO2, SiN およびSi3N4からなる群より選択される1または2以 上より成ることが好ましい。

【0010】前記第2電極は金属膜、高融点金属膜およ び導電性酸化膜からなる群より選択される1もしくは2 以上より成るか、または前記シリコン系物質より仕事関 数が大きい物質膜と不純物がドーピングされたポリシリ コン膜とが順次形成された二重膜であることが好まし

【0011】前記金属膜はAl、Ni、Co、Cu、M o、Rh、Pd、Sn、Au、Pt、RuおよびIrか らなる群より選択されて成り、前記高融点金属膜はT i, TiN, TiAIN, TaN, TiSiN, WN, WBN、CoSiおよびWからなる群より選択されて成 り、前記導電性酸化膜はRuO2、RhO2およびIrO 2からなる群より選択されて成ることが好ましい。

【0012】前記第1電極上に前記第1電極の表面を親 水性化させて前記誘電体膜の形成を容易にする安定化膜 が形成されてなることが好ましい。

【0013】前記安定化膜はシリコン酸化膜、シリコン 窒化膜又はこれらの複合膜であることが好ましい。

【0014】前記誘電体膜は原子層蒸着法により形成さ れた膜であることが好ましい。

【0015】前記原子層蒸着法はチャンバーに反応ガス とパージングガスとを順次供給する方法であることが好 ましい。

【0016】また本発明は、半導体基板上にシリコン系 物質で構成された第1電極を形成する段階と、前記第1 電極上に、反応物を順次供給して誘電体膜を形成する段 階と、前記誘電体膜上に、前記シリコン系物質で構成さ れた第1電極より仕事関数が大きい第2電極を形成する 段階とを含む半導体素子の製造方法である。

【0017】前記誘電体膜はアルミニウム酸化物、アル ミニウム水酸化物、Ta2O5、BST、SrTiO3、 PbTiO3、PZT、PLZT、Y2O3、CeO2、N b2O5, TiO2, ZrO2, HfO2, SiO2, SiN およびSi3N4からなる群より選択される1または2以 上より成ることが好ましい。

【0018】前記第2電極は金属膜、高融点金属膜およ び導電性酸化膜からなる群より選択される1もしくは2 以上より成るか、またはシリコン系物質より仕事関数が 大きい物質膜と不純物がドーピングされたポリシリコン 膜とが順次形成された二重膜であることが好ましい。

【0019】前記金属膜はAl、Ni、Co、Cu、M o、Rh、Pd、Sn、Au、Pt、RuおよびIrか らなる群より選択されて成り、前記高融点金属膜はT i, TiN, TiAlN, TaN, TiSiN, WN,

10

20

7

り、前記導電性酸化膜はRuO2、RhO2およびIrO 2からなる群より選択されて成ることが好ましい。

【0020】前記第1電極を形成する段階後、前記第1電極上に前記誘電体膜の形成を容易にする安定化膜をさらに形成することが好ましい。

【0021】前記安定化膜はシリコン酸化膜、シリコン 窒化膜又はこれらの複合膜であることが好ましい。

【0022】前記誘電体膜は原子層蒸着法により形成することが好ましい。

【0023】前記原子層蒸着法はチャンバーに反応ガスとパージングガスとを順次供給する方法であることが好ましい。

【0024】前記誘電体膜を形成する段階後、後熱処理 をすることが好ましい。

【0025】なお、上記発明をキャパシタに適用するときは、前記第1電極及び第2電極は下部電極及び上部電極になり得る。また、上記発明をトランジスタに適用するときは、前記第1電極及び第2電極はシリコン基板及びゲート電極に成り得る。

[0026]

【発明の実施の形態】以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。なお、本発明の半導体素子は、シリコン系物質で構成された第1電極と、前記第1電極上に反応物を順次供給して形成された誘電体膜と、前記誘電体膜上に形成された、前記シリコン系物質で構成された第1電極より仕事関数が大きい第2電極とを含んで成ることを特徴とする半導体素子であるが、キャパシタに適用されるときは、キャパシタの下部電極が前記第1電極に対応し、キャパシタの上部電極が前記第2電極に対応する。また、トランジスタに適初に記第2電極に対応する。また、トランジスタに適初によれるときは、シリコン基板が前記第1電極に、ゲート絶縁膜が前記導電体膜に、ゲート電極が前記第2電極にそれぞれ対応する。

【0027】図1は本発明の半導体素子の第1の実施形態を示した断面図である。

【0028】図1においてはキャパシタ構造を有する半導体素子を例に挙げて説明するが、上述したようにトランジスタなど他の半導体素子にも応用可能なことはもちろんである。図1の半導体素子は第1電極として例えばシリコン基板などの半導体基板31上にキャパシタの下部電極33と、誘電体膜37と、第2電極としてキャパシタの上部電極39とを含む。図1で、32は層間絶縁膜を示す。

【0029】下部電極33は三次元構造を作りやすいシリコン系物質、例えば燐やボロン等の不純物がドーピングされたポリシリコン膜で構成される。

【0030】誘電体膜37は下部電極上33に反応物を順次供給して形成され、原子層蒸着法で形成することが好ましい。反応物とは誘電体膜を形成するために供給される物質をいい、例えばアルミニウム酸化物からなる誘 50

電体膜を形成するときには、TMA [Al(C H₃)₃]、Al(CH₃) Cl、AlCl₃などのアルミ ニウムが含有された反応物をチャンバーに供給して不活 性ガスでパージした後、H2O、N2O、NO2、O3など の酸化ガスを供給して不活性ガスでパージングするサイ クルを繰り返す方法を使用できる。原子層蒸着法として は原子層エピタキシー (Atomic Layer E pitaxy)、サイクリック化学蒸着法(cycli c CVD)、ディジタル化学蒸着法(digital CVD)、A1CVDなど各種蒸着技術を使用でき る。また、原子層蒸着法はチャンバーに反応ガスとパー ジングガスとを順次供給する方法を用いることが好まし い。これによりステップカバレージが良好になる。誘電 体膜37はアルミニウム酸化物、アルミニウム水酸化 物、Ta2O5、BST (BaSrTiO3)、SrTi O3、PbTiO3、PZT (PbZrxTi1-xO3)、

PLZT (LaでドーピングされたPZT)、Y2O3、

CeO2, Nb2O5, TiO2, ZrO2, HfO2, Si

O2、SiNおよびSi3N4からなる群より選択される 1または2以上から構成されることが好ましい。

【0031】上部電極39はシリコン系物質で構成され た下部電極より仕事関数が大きい物質で構成される。上 部電極は金属膜、高融点金属膜、および導電性酸化膜か らなる群より選択される1もしくは2以上より成るか、 または前記シリコン系物質より仕事関数が大きい物質膜 とリンやボロンなどの不純物がドーピングされたポリシ リコン膜とが順次形成された二重膜であることが好まし い。具体的には、金属膜としてはAl、Ni、Co、C u, Mo, Rh, Pd, Sn, Au, Pt, Ru, Ir の金属膜、高融点金属膜としてはTi、TiN、TiA 1N、TaN、TiSiN、WN、WBN、CoSi又 はWの金属膜、導電性酸化膜としてはRuO2、RhO2 又はIrO2からなる膜が挙げられる。また二重膜とし ては、Alなどの前記金属膜、TiNなどの高融点膜ま たはRuO2などの導電性酸化膜と不純物がドーピング されたポリシリコン膜の二重膜が挙げられる。

【0032】このように上部電極39の仕事関数を、下 部電極33より大きくすることにより、後述するように 下部電極33から上部電極39へ流れる電流量を少なく して誘電体膜の絶縁特性を向上させ得る。

【0033】さらに、本発明の半導体素子はキャパシタの下部電極33上に、下部電極の表面を親水性させて前記誘電体膜37の形成を容易にする安定化膜35を形成することが好ましい。例えば、前記安定化膜35は原子層蒸着法を用いて誘電体膜を形成する段階において、下部電極33上に供給される反応物が親水性物質の場合、前記下部電極33の表面を親水性化させる親水性膜、具体的にはシリコン酸化膜、シリコン窒化膜又はこれらの複合膜が形成されていることが好ましい。

【0034】図2は本発明の半導体素子の第2の実施形

(6)

態を示した断面図である。

【0035】本発明の第2の実施形態の半導体素子はト ランジスタ構造である。即ち、本発明の半導体素子は第 1 電極として燐、砒素、ボロン、フッ素などの不純物が ドーピングされたシリコン基板61と、誘電体膜として ゲート絶縁膜65と、第2電極としてゲート電極67と を備える。

【0036】即ち、本発明の第2の実施形態の半導体素 子は第1の実施形態と比較すると、シリコン基板61が 下部電極33に対応し、ゲート電極67が上部電極39 に対応するものである。図2で、参照番号62は不純物 ドーピング領域であって、ソース又はドレーン領域を示 す。

【0037】ゲート絶縁膜65は反応物を順次供給する 方法で形成され、原子層蒸着法で形成することが好まし い。原子層蒸着法は上記説明したものが使用でき、チャ ンバーに反応ガスとパージングガスとを順次供給する方 法を用いることがより好ましい。ゲート絶縁膜65を原 子層蒸着法により形成することにより、ステップカバレ ージ特性が優秀なものとなる。前記ゲート絶縁膜65は アルミニウム酸化物、アルミニウム水酸化物、Ta 2O₅, BST, SrTiO₃, PbTiO₃, PZT, P LZT, Y2O3, CeO2, Nb2O5, TiO2, ZrO 2、HfO2、SiO2、SiNおよびSi3N4からなる 群より選択される1または2以上より構成されることが 好ましい。

【0038】前記ゲート電極67はシリコン系物質で構 成されたシリコン基板61より仕事関数が大きい物質膜 で構成される。前記ゲート電極67は第1の実施形態に おける上部電極と同様の物質からなることが好ましく、 例えば、Al、Ni、Co、Cu、Mo、Rh、Pd、 Sn、Au、Pt、Ru、Irの金属膜、Ti、Ti N, TiAlN, TaN, TiSiN, WN, WBN, CoSiもしくはWの高融点金属膜、RuO2、RhO2 又はIrO2の導電性酸化膜もしくはこれらの組合せよ り成るか、またはシリコン系物質より仕事関数が大きい 物質膜と不純物がドーピングされたポリシリコン膜とが 順次形成された二重膜で構成されることが好ましい。二 重膜としては、TiN膜と不純物がドーピングされたポ リシリコン膜の二重膜が挙げられる。

【0039】このようにゲート電極67がシリコン基板 61より仕事関数が大きくなれば、後述するようにシリ コン基板61からゲート電極67へ流れる電流量を少な くできるので、ゲート絶縁膜65の絶縁特性を向上させ 得る。

【0040】本発明の半導体素子はシリコン基板61上 に前記ゲート絶縁膜65の形成を容易にするための安定 化膜63、具体的にはシリコン酸化膜、シリコン窒化膜 又はこれらの複合膜が形成されていることが好ましい。 例えば、前記安定化膜63は原子層蒸着法を用いて誘電 50 b2は、図3の従来のキャパシタの初期障壁高さb1より

体膜(ゲート絶縁体膜)を形成する段階において、シリ コン基板61上に供給される反応物が親水性物質の場合 に前記シリコン基板61の表面を親水性化させる親水性 膜であることが好ましい。

【0041】以下では説明の便宜上、キャパシタ構造を 示す第1の実施形態を参照として誘電体膜の絶縁特性に ついて説明するが、第2の実施形態のトランジスタ構造 同様に説明が適用できる。即ち、キャパシタの下部電極 はトランジスタのシリコン基板に対応し、キャパシタの 誘電体膜はゲート絶縁体膜に対応し、キャパシタの上部 電極はトランジスタのゲート電極に対応する。

【0042】図3及び図4は各々従来のキャパシタ及び 図1のキャパシタ障壁高さ(barrier heig ht)と等価回路とを概略的に示した図面である。

【0043】具体的には、図3は従来のキャパシタ障壁 の高さ及び等価回路を示した図面である。図3の従来の キャパシタは上部および下部電極を全て不純物がドーピ ングされたポリシリコン膜で構成し、原子層蒸着法を用 いて誘電体膜を60Å厚さのアルミニウム酸化膜で構成 した場合(以下、SISキャパシタと称する)である。 図4は図1のキャパシタの障壁高さ及び等価回路を示し た図面である。図4のキャパシタは下部電極を、シリコ ン系物質膜である不純物がドーピングされたポリシリコ ン膜とし、原子層蒸着法を用いて誘電体膜を60A厚さ のアルミニウム酸化膜とし、上部電極は前記下部電極よ り仕事関数が大きいTiN膜で構成した場合(以下、M ISキャパシタと称する)である。本発明のMISキャ パシタにおいては、上部電極をTiN膜と不純物がドー ピングされたポリシリコン膜で構成された二重膜で構成 30 することもでき、この場合は不純物がドーピングされた ポリシリコン膜により半導体素子の表面抵抗を調節する ことができる。

【0044】図3及び図4で、上部電極に正方向のバイ アスが印加された時、下部電極に存在する電子は、初期 障壁 a を通過するための第1抵抗成分41と、誘電体膜 自体の第2抵抗成分43を通過して上部電極へ移動す

【0045】ところで、図4の本発明のキャパシタにお いては上部電極に正バイアス電圧が印加された時、電子 は初期障壁aを通過した後、障壁がより高い上部電極に 向かって移動する。この際、下部電極と上部電極との障 壁の差b2-aにより生じる傾斜は結局電子の流れを阻 止する第3抵抗成分45として作用して、電子が下部電 極から上部電極へ流れることを妨害するので、誘電体膜 の絶縁特性が向上する。

【0046】また、上部電極に負バイアス電圧が印加さ れば、初期障壁 b1、 b2による第4抵抗成分47 a、4 7 b が生じ、電子が上部電極から下部電極へ移動しにく くなる。特に、図4の本発明キャパシタの初期障壁高さ 11

さらに高いので、本発明の第4抵抗成分47bが従来の 第4抵抗成分47aより大きくなる。

【0047】図5は従来のSISキャパシタ及び本発明 のMISキャパシタの電圧による漏れ電流密度を示した グラフであり、図6は従来のSISキャパシタ及び本発 明のMISキャパシタの障壁高さを示したグラフであ る。

【0048】図5に示したように一般的な半導体素子で 許容できる漏れ電流密度1E-7A/cm²に関してみ れば、本発明のMISキャパシタは従来のSISキャパ シタより約0.9 V大きい離陸点を示す、すなわち漏れ 電流密度が1E-7A/cm2Vを超える電圧が約0. 9 V大きい。

【0049】このような現象は図4及び図6に示す下部 電極と上部電極との障壁高さに起因する。図6で、X軸 は障壁エネルギーを示し、Y軸は障壁高さを示す。Jm axは125℃での臨界電流密度を示し、Jminは2 5℃での臨界電流密度を示す。図6に示すように、正バ イアス電圧でのピーク点は障壁エネルギーを示すが、従 来のSISキャパシタは1.42 e Vを示し、本発明の MISキャパシタは2.35eVを示す。

【0050】このように従来のSISキャパシタと本発 明のMISキャパシタとには障壁高さ差が0.93 e V を示し、前記障壁高さ差は図4に説明した障壁高さ差b 2-aと一致する。従って、本発明のMISキャパシタ は前記障壁高さ差の分だけ従来のSISキャパシタより 離陸点が大きくなる。言い換えれば、本発明のMISキ ャパシタは従来のSISより許容漏れ電流密度で約0. 9 V程度さらに耐えられるので、誘電体膜の厚さを縮め られ、これによりキャパシタンスを増加させ得る。

【0051】図7及び図8は各々本発明のMISキャパ シタ及び従来のSISキャパシタにおいて電圧および誘 電体膜厚さを変化させたときの漏れ電流密度を示したグ ラフである。

【0052】具体的には、電圧1.2 Vのときの漏れ電 流密度が約1E-7という一般的な基準値を示すために は、本発明のMISキャパシタの場合は酸化膜の厚さが 28点であり、従来のSISキャパシタの場合は41点 である。本発明のMISキャパシタの場合に膜厚を薄く できるのは、前述したように本発明のMISキャパシタ 40 形成する段階を示す。 が約0.9 Vの離陸点マージンを持つからである。

【0053】図9は図1に示したキャパシタの誘電体膜 を原子層蒸着法で形成した場合の、各反応物の供給及び パージング過程を示したグラフであり、図10は原子層 蒸着法により形成された誘電体膜の均一度を示したグラ フであり、図11は原子層蒸着法により形成された誘電 体膜のXPSピーク値を示した図面である。

【0054】本実施形態では、本発明のキャパシタ誘電 体膜はステップカバレージ特性に優れた原子層蒸着法で

を例にとって説明する。原子層蒸着法は図9のようにチ ャンバーにアルミニウムが含有された反応ガス(反応 物)を供給した後、不活性ガスでパージした後、再び酸 化ガスを供給して不活性ガスでパージするサイクルを反 復する蒸着法を用いた。従って、本発明の原子層蒸着法 は原子層エピタクシ、サイクリック化学蒸着法、ディジ タル化学蒸着、AICVDを含む。

【0055】より詳しく説明すれば、図9のように半導 体基板、例えばシリコン基板上にTMA[Al(C H₃) ₃]、A1 (CH₃) C1、A1C13などのアルミ ニウムが含有された反応物をチャンバーに供給して不活 性ガスでパージした後、H2O、N2O、NO2、O3など の酸化ガスを供給して不活性ガスでパージングするサイ クルを数回反復することによりアルミニウム酸化膜を形 成する。即ち、アルミニウムが含有された第1反応物 と、酸化ガスの第2反応物を順次に供給することにより アルミニウム酸化膜を形成する。

【0056】本実施形態ではアルミニウムが含有された 反応物はTMAを使用し、酸化ガスをH2Oガスとして 使用して得られたアルミニウム酸化膜は図10に示すよ うに測定位置に対する均一度が優秀であった。図10 で、測定点は半導体ウェーハの中心の1点、半導体ウェ -ハ中心を基準に1.75インチ(4.45cm)の半 径を有する円で90度間隔に4点、半導体ウェーハ中心 を基準に3.5インチ(8.89cm)の半径を有する 円で90度間隔に4点の計9点である。

【0057】また、アルミニウム酸化膜をX線電子分光 法(XPS)を測定したところ、図11および図12に 示すようにAI-O及びO-Oピークのみ示され、酸素 とアルミニウムとのみから成ることが示唆された。な お、図11及び図12で、X軸は結合エネルギーであ り、Y軸はカウントを示す。

【0058】続いて、本発明に係るキャパシタの製造方 法を説明する。説明の容易のため、キャパシタの製造方 法を例にとって説明するが、トランジスタその他の半導 体素子に以下の製造方法が適用できることはもちろんで ある。また、下部電極などの製造には各種公知の技術を 用いることができる。

【0059】図13は下部電極33及び安定化膜35を

【0060】まず、半導体基板、例えばシリコン基板上 にコンタクトホールを有する層間絶縁膜32を形成す る。その後、前記層間絶縁膜32が形成された半導体基 板31上に前記コンタクトホールを通じて前記半導体基 板31と接続する下部電極33を形成する。特に、本発 明の下部電極33は不純物がドーピングされたポリシリ コン膜のようなシリコン系物質膜で形成するので多様な 3次元構造で形成できる。

【0061】次に、前記下部電極上に誘電体膜を容易に 形成し、誘電体膜をアルミニウム酸化膜で形成する場合 50 形成するために前記下部電極33表面に安定化膜35を

30

/古 :)소世/古仏唯って文

 $1\sim40$ Åの厚さで形成することが好ましい。前記安定化膜35はRTP(Rapid Thermal process)、アニーリング工程又はプラズマ工程などの工程、またはシリコン及び窒素が含まれた反応物を用いて、900 $\mathbb C$ 、3時間処理することにより窒素系ガスにより構成されたシリコン窒化膜で形成することができる。又、前記安定化膜35は酸素系ガスを用いてアニーリング、熱紫外線処理又はプラズマ処理してシリコン酸化膜で形成することもできる。例えば、窒素源としてアンモニアガス(NH3)を用いて60秒程度RTP又は450 $\mathbb C$ で3分間紫外線オゾン処理した。

【0062】ここで、図15を用いて安定化膜35の役割に対して説明する。図15は本発明のMISキャパシタにおいて下部電極の表面に安定化膜が形成される場合aと形成しない場合bとのアルミニウム酸化膜のサイクル当たり厚さを示したグラフである。

【0063】安定化膜35は後工程である誘電体膜形成時、誘電体膜を安定に形成させる役割を果たす。即ち、不純物がドーピングされた下部電極、例えばポリシリコン表面は通常疎水性状態なので、酸化ガスの水蒸気を用いて誘電体膜を形成する時、疎水性の下部電極33上ではアルミニウム酸化膜を安定に形成できない。即ち、図15のbに示したように安定化膜35を形成しなければ、10サイクルの潜伏期を経た後、アルミニウム酸化膜が成長する。しかし、安定化膜35を形成すれば、下部電極33の表面が親水性に変質する。このため、図15のaで表示したように潜伏期を経ず直ちにアルミニウム酸化膜が形成できるため安定にアルミニウム酸化膜が形成できるため安定にアルミニウム酸化膜が形成できるため安定にアルミニウム酸化膜が形成できるため安定にアルミニウム酸化膜が

*形成される。本実施形態では安定化膜35を形成したが、必要に応じては安定化膜を形成しない場合もある。 【0064】図14は誘電体膜37を形成する段階を示す。

【0065】例えば、前記下部電極33上にアルミニウム源及び酸化ガスを順次チャンバーに注入して原子サイズ程度厚さ、例えば約0.5~100点程度の厚さのアルミニウム酸化膜を形成する。以後、前述したような原子サイズ程度の厚さのアルミニウム酸化膜を形成する過程を反復して約10~300点程度の厚さのアルミニウム酸化膜からなる誘電体膜37を形成する。このように形成される誘電体膜37は原子層蒸着法の工程特性上、ステップカバレージが非常に良いので好ましい。例えば、アスペクト比が9:1の構造の場合はステップカバレージを98%以上にすることができる。

【0066】誘電体膜37を形成した後、不純物の除去、誘電体膜の緻密化及び優れた化学量論的を有する誘電体膜を得るために後熱処理をすることが好ましい。処理方法としては、紫外線オゾン処理、窒素アニール、酸素アニーリング、ウエット酸化、N2、NH3、O2、N2Oなどの含酸素ガスまたは含窒素ガスを用いたRTP又は真空アニーリングを用いられる。処理条件は、本処理の目的が得られるものであれば特に限られるものではないが、例えば、900℃の温度での3時間の処理が挙げられる。幾つかの処理を実施した結果を下記の表に示す。

[0067]

【表1】

誘電体膜 厚さ(A)	酸業アニーリング	紫外線オゾン 処理	酸素急速 熱処理	窒素アニーリング
28	0.7(28.6)		0.45(27.6)	0.9(28.0)
31	1.25(30.9)	1.55(31.2)	1.30(30.2)	1.6(30.3)
33	1.8(33.1)	2.05(33.6)	1.85(32.5)	2.1(32.6)

【0068】表1で、酸素アニーリングは750℃で30分間実施し、紫外線オゾン処理は300℃で20mwattのエネルギーで10分間実施し、酸素RTPは750℃で3分間実施し、窒素アニーリングは750℃で3分間実施した。そして、前記表1の値はセル当たり1fAの電流を流した際にかかる電圧値であり、括弧内の数字は後熱処理した後の誘電体膜の厚さを示す。表1に示すように、紫外線オゾン処理と窒素アニーリングしたサンプルが電圧値が高いことから優れていることがわかる。なお、本実施形態では誘電体膜形成後、後熱処理を遂行したが、遂行しない場合もある。

【0069】次に、図1に示したように誘電体膜37上に上部電極39を形成する。前記上部電極39は前述したようにシリコン系物質で構成された下部電極より仕事関数が大きい物質膜で構成される。上述したように、前記上部電極39はA1、Ni、Co、Cu、Mo、R

h、Pd、Sn、Au、Pt、Ru、Irなどの金属 膜、Ti、TiN、TiAlN、TaN、TiSiN、WN、WBN、CoSi、Wなどの高融点金属膜、Ru O2、RhO2、IrO2などの導電性酸化膜又はこれらの組合せより成るか、またはシリコン系物質より仕事関数が大きい物質膜と不純物がドーピングされたポリシリコン膜とが順次に形成された二重膜で構成することが好ましい。本実施形態では上部電極をTiN膜と不純物がドーピングされたポリシリコン膜の二重膜とで形成することが特に好ましい。

【0070】誘電体(ゲート絶縁膜)、第1電極(下部 電極、シリコン基板)、第2電極(上部電極、ゲート電 極)としては上述したものが同様に使用できる。

【0071】以上、実施形態を通じて本発明を具体的に 説明したが、本発明はこれに限られるものではなく、本 50 発明の技術的思想内で当分野に通常の知識によるその変 15

形や改良が可能である。

[0072]

【発明の効果】前述したように、本発明の半導体素子は一般に使用されるシリコン系物質膜、例えば不純物がドーピングされたポリシリコン膜を下部電極として採用する時、順次供給して形成された誘電体膜と、前記下部電極より仕事関数が大きい物質膜からなる上部電極とで構成する。このような構成をとることにより、誘電体膜の絶縁特性を向上させられ、キャパシタ構造ではキャパシタンス値を高められる。

【図面の簡単な説明】

【図1】 本発明の半導体素子の第1の実施形態を示した断面図である。

【図2】 本発明の半導体素子の第2の実施形態を示した断面図である。

【図3】 従来のキャパシタ障壁高さと等価回路とを概略的に示した図面である。

【図4】 図1のキャパシタ障壁高さと等価回路とを概略的に示した図面である。

【図5】 従来のSISキャパシタ及び本発明のMIS キャパシタの電圧と漏れ電流密度との関係を示したグラ フである。

【図6】 従来のSISキャパシタ及び本発明のMIS キャパシタの障壁エネルギーを示したグラフである。

【図7】 本発明のMISキャパシタにおける電圧、漏れ電流密度および誘電体膜厚さとの関係を示したグラフである。

【図8】 従来のSISキャパシタにおける電圧、漏れ電流密度および誘電体膜厚さとの関係を示したグラフである。

【図9】 図1に示したキャパシタの誘電体膜を原子層 蒸着法に形成する時、各反応物の供給及びパージング過 程を示したグラフである。

【図10】 原子層蒸着法により形成された誘電体膜の均一度を示したグラフである。

【図11】 原子層蒸着法により形成された誘電体膜の XPSピーク値を示した図面である。

【図12】 原子層蒸着法により形成された誘電体膜の XPSピーク値を示した図面である。

② 【図13】 図1に示した半導体素子のキャパシタの製造方法において、安定化膜が形成された段階を示す断面図である。

【図14】 図1に示した半導体素子のキャパシタの製造方法において、誘電体膜が形成された段階を示す断面図である。

【図15】 本発明のMISキャパシタにおいて下部電極の表面に安定化膜が形成される場合aと形成しない場合bとのアルミニウム酸化膜のサイクル当たり厚さを示したグラフである。

【符号の説明】

31 半導体基板

32 層間絶縁膜

33 下部電極

35 安定化膜

37 誘電体膜


39 上部電極


61 シリコン基板

65 ゲート絶縁膜


ゲート電極


6 7 30






[図2]






【図3】


-9-




【図12】




【図13】



【図14】



【図15】



フロントページの続き

(51) Int.CI.⁷

識別記号

H 0 1 L 27/108 21/8242 29/43

(72) 発明者 朴 泳 旭 大韓民国京畿道安養市東安区葛山洞1115番 地 セムマウルアパート301棟703号

(72) 発明者 李 相 ▲忍▼ 大韓民国京畿道水原市八達区梅灘 2 洞 韓 国1次アパート104棟706号

(72) 発明者 張 允 僖 大韓民国ソウル特別市江南区大峙洞 銀馬 アパート28棟905号

(72) 発明者 李 鍾 鎬 大韓民国京畿道軍浦市光亭洞 漢陽木蓮ア パート1213棟901号

FΙ

H 0 1 L 27/10

6 5 1

29/62

G

テーマコード(参考)

(72)発明者 崔 城 ▲済▼

大韓民国ソウル特別市瑞草区瑞草洞 振興 アパート1棟505号

(72) 発明者 李 承 桓

大韓民国ソウル特別市瑞草区方背2洞 ム ジゲアパート2棟907号

(72) 発明者 林 載 順

大韓民国ソウル特別市中浪区墨1洞122-47番地 天池ビラー ビー01号

(72)発明者 李 周 ▲遠▼

大韓民国京畿道水原市八達区仁渓洞158-30番地 鮮京2次アパート201棟505号